Компания AMD встроит нативные интерфейсы UCIe 1.1 в отдельные адаптивные SoC линейки Versal RF Series. Кристаллы смогут напрямую обмениваться данными со специализированными чиплетами в одном корпусе, а не только через разводку платы.
Выбранные устройства получат до четырёх независимых каналов UCIe-SP стандартного корпуса и до двух UCIe-AP для продвинутой сборки. Суммарная внутрикорпусная пропускная способность достигает нескольких терабит в секунду — этого достаточно, чтобы связать FPGA, DSP-блоки и сторонние чиплеты в одной системе.
Серия Versal RF объединяет высокоразрядные преобразователи данных, жёсткие DSP-ядра, ускорители ИИ и программируемую логику в одном кристалле и даёт до 80 TOPS гетерогенных вычислений DSP. Интерфейс UCIe переносит стыковку с АЦП/ЦАП, ускорителями и заказными ASIC из платы внутрь корпуса и снижает задержку относительно бортовых последовательных линков.
Серийные чиплеты для выбранных SoC Versal RF Series ожидаются в четвёртом квартале 2027 года. Для разработчиков это повод заранее закладывать чиплетную архитектуру в проекты связи, измерений и встраиваемых вычислений.
Для подбора FPGA, адаптивных SoC и процессорных микросхем смотрите раздел Микропроцессорные схемы в каталоге ООО «Телеметрия».
