На конференции DAC 2026 (Design Automation Conference) ведущие разработчики EDA-инструментов продемонстрировали, что искусственный интеллект в проектировании микросхем перешёл из стадии маркетинговых обещаний в рабочие продукты. Synopsys, Cadence и Siemens EDA представили решения, которые уже используются в реальных проектах: от автоматической трассировки до интеллектуальной верификации и оптимизации PPA (power, performance, area).
Ключевой тренд — ИИ-ассистенты для RTL-проектирования и физической реализации. Инструменты нового поколения анализируют миллиарды вариантов размещения и трассировки, предлагая инженеру оптимальные решения за минуты вместо дней. Для команд, работающих с производством микросхем по нормам 5 нм и ниже, это означает сокращение итераций проектирования и снижение риска дорогостоящих переразводок.
Отдельное внимание на DAC 2026 уделили верификации с применением машинного обучения: предиктивные модели выявляют потенциальные нарушения DRC/LVS ещё до запуска полного цикла проверки, а генеративные подходы создают тестовые сценарии для покрытия сложных corner-cases. Для B2B-заказчиков это прямой путь к сокращению сроков tape-out и повышению выхода годных кристаллов.
Для подбора микросхем и компонентной базы под проекты с использованием современных EDA-инструментов смотрите раздел Микросхемы в каталоге ООО «Телеметрия» — наличие на складе и поставка под заказ.
