TSMC на европейском технологическом симпозиуме уточнила позицию по advanced packaging: панельная упаковка CoPoS в ближайшие годы скорее дополнит, чем заменит wafer-level CoWoS для самых крупных AI-процессоров.
Для производителей AI-процессоров ключевой вопрос не только в размере подложки, но и в плотности межсоединений. В дорожной карте CoWoS у TSMC остаётся запас масштабирования для больших chiplet-пакетов, интерпозеров и HBM-стеков.
CoPoS интересна тем, что панельный формат потенциально даёт значительно большую площадь корпуса. Но для промышленного внедрения потребуются зрелые инструменты, квалификация процесса и стабильная повторяемость, поэтому meaningful volumes ожидаются не раньше конца десятилетия.
Для B2B-заказчиков это сигнал внимательно отслеживать передовую упаковку, сроки доступности и риски поставок. При проектировании плат и серверных модулей важно заранее проверять совместимость корпусов, памяти и теплового контура.
Внутренняя ссылка: для подбора HBM/DRAM и связанной компонентной базы смотрите раздел Микросхемы памяти в каталоге ООО «Телеметрия».
